Contents
【問題】
【難易度】★★☆☆☆(やや易しい)
次の文章は,電界効果トランジスタ (FET) に関する記述である。
図は, n チャネル接合形 FET の断面を示した模式図である。ドレーン (D) 電極に電圧 VDS を加え,ソース (S) 電極を接地すると, n チャネルの (ア) キャリヤが移動してドレーン電流 ID が流れる。ゲート (G) 電極に逆方向電圧 VGS を加えると, pn 接合付近に空乏層が形成されて n チャネルの幅が (イ) し,ドレーン電流 ID が (ウ) する。このことから FET は (エ) 制御形の素子である。
上記の記述中の空白箇所(ア)~(エ)に当てはまる組合せとして,正しいものを次の(1)~(5)のうちから一つ選べ。

(ア)(イ)(ウ)(エ)(1) 少数 減少 増加 電流 (2) 少数 増加 増加 電流 (3) 多数 増加 減少 電圧 (4) 多数 減少 減少 電流 (5) 多数 減少 減少 電圧
【ワンポイント解説】
電界効果トランジスタの動作原理に関する問題です。
FET には本問に出題されているような接合形と絶縁ゲート形がありますので,合わせて覚えておくようにしましょう。
バイポーラトランジスタはベース電流で制御するため電流形,電界効果トランジスタはゲート-ソース間電圧 VGS で制御するため電圧形の素子と呼ばれます。
1.接合形 FET の動作原理
接合形 FET ( n チャネル)は図1のような構造をした FET です。 p チャネル形は動作原理はほぼ同じで電源の向きや n と p が逆になる等の違いがあります。
図1のようにゲート-ソース間電圧 VGS が零である状態で,ドレーン-ソース間電圧 VDS をかけると n 形半導体の多数キャリヤである電子の移動によりドレーン電流 ID が流れます。

しかし,図2のようにある一定以上のゲート-ソース間電圧 VGS をかけると,負の電圧がかかっているゲート電極側の pn 接合部でキャリヤの再結合が発生し空乏層が形成され, n 形半導体の導通領域が狭くなります。これにより,ドレーン電流 ID が流れにくくなり,ドレーン-ソース間電圧 VDS を上げても,ドレーン電流 ID はある一定以上は流れなくなります。
したがって,ゲート-ソース間電圧 VGS によりドレーン電流 ID を調整することが可能なので,電圧制御形素子と呼ばれます。

【解答】
解答:(5)
(ア)
ワンポイント解説「1.接合形 FET の動作原理」の通り,電圧 VDS を加え,ソース (S) 電極を接地すると, n 形半導体の多数キャリヤである電子の移動によりドレーン電流 ID が流れます。
(イ)
ワンポイント解説「1.接合形 FET の動作原理」の通り, VGS を加えると, pn 接合付近に空乏層が形成されて n チャネルの幅が減少します。
(ウ)
ワンポイント解説「1.接合形 FET の動作原理」の通り, pn 接合付近に空乏層が形成されると n チャネルの導通する通路が減少し,ドレーン電流 ID は減少します。
(エ)
ワンポイント解説「1.接合形 FET の動作原理」の通り, FET は VGS によりドレーン電流 ID が調整されるので,電圧制御形の素子となります。